This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, Please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-190494

(43)Date of publication of application: 21.07.1998

(51)Int.Cl.

H04B 7/08 H04B H04B 7/26 H04J 13/00

(21)Application number: 08-340919

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

20.12.1996

(72)Inventor:


SEKI HIROYUKI

TANAKA YOSHIAKI KOBAYAKAWA SHIYUUJI

TODA TAKESHI TSUTSUI MASABUMI

(54) INTERFERENCE CANCELER AND CHANNEL ESTIMATING METHOD

PROBLEM TO BE SOLVED: To suppress the degradation of channel estimation precision and to shorten a delay time in a multistage type interference canceler and a channel estimating method in a CDMA(code division multiplex access) communication system. SOLUTION: This multistage type interference canceler cascades stages which include interference canceler units 1 (ICU1,1 to ICU1,k and ICU2,1 to ICU2,k), synthesizing parts 2 and delay circuits 4. In such cases, a channel estimated value g that is made by a channel estimating circuit of the interference canceler unit 1 of each stage is transferred. A channel estimated value for the information symbol of the slot is formed by using a channel estimated value ξ due to a pilot symbol of a front end of a slot and a channel estimated value ξdue to a pilot symbol of rear end of the slot in a stage that is a more preceding step than this stage, and the delay time between stages is made at least one slot length.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-190494

(43)公開日 平成10年(1998) 7月21日

(51) Int.Cl. ⁶	識別記号	FΙ			
H04B 1/10)	H04B 1/	/10	L	
7/08	}	7/	/08	D	
7/26	3	7/	7/26 B		
H O 4 J 13/00		H 0 4 J 13/	H 0 4 J 13/00 A		
		審査請求	未請求。請求項	iの数9 OI	、(全 13 頁)
(21)出顧番号 特顧平8-340919		(71)出顧人 (000005223		
		•	富士通株式会社	•	
(22)出顧日	平成8年(1996)12月20日	1	神奈川県川崎市	中原区上小田	3中4丁目1番
			1号		
		(72)発明者	関 宏之		
		1	神奈川県川崎市中原区上小田中4丁目1番		
			1号 富士通株	式会社内	
	-	(72)発明者	田中良紀		
			神奈川県川崎市	中原区上小田	中4丁目1番
			1号 富士通株	式会社内	
		(74)代理人 :	弁理士 柏谷	昭司 少42	(名)
					最終頁に続く


(54) 【発明の名称】 干渉キャンセラ及びチャネル推定方法

(57) 【要約】

【課題】 CDMA通信システムに於けるマルチステージ型の干渉キャンセラ及びチャネル推定方法に関し、チャネル推定精度の劣化を抑えて遅延時間を短縮する。

【解決手段】 干渉キャンセラ・ユニット1(ICU $_{1,1}\sim$ IС $_{1,1}\sim$ IС $_{1,1}\sim$ IС $_{1,1}$ 、IС $_{1,1}\sim$ IС $_{1,1}$ 、IС $_{1,1}$ ~IС $_{1,1}$ ~IС $_{1,1}$ ~IС $_{1,1}$ ~IС $_{1,1}$ ~ IС $_{1,1}$ ~ IС $_{1,1}$)と合成部 $_{1,1}$ ~ 2と遅延回路 $_{1,1}$ 4 とを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於いて、各ステージの干渉キャンセラ・ユニットのチャネル推定回路によるチャネル推定値 $_{1,1}$ を転送するように構成し、スロットの前端のパイロットシンボルによるチャネル推定値 $_{1,1}$ とを用いて、このスロットの情報シンボルに対するチャネル推定値を形成し、少なくともステージ間の遅延時間を $_{1,1}$ 口ット長とする。

本発明の第1の実施の形態の説明図



【特許請求の範囲】

【請求項1】 一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム 構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルを復調した 後、前記情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於いて、

前記干渉キャンセラ・ユニットのチャネル推定回路に於ける少なくとも前記パイロットシンボルによるチャネル推定値を、他のステージの干渉キャンセラ・ユニットのチャネル推定回路に転送する構成を有することを特徴とする干渉キャンセラ。

【請求項2】 前記干渉キャンセラ・ユニットのチャネル推定回路に於けるスロットの前端のパイロットシンボルによるチャネル推定値を、前段ステージと後段ステージとのそれぞれの干渉キャンセラ・ユニットのチャネル推定回路に転送し、前記スロットの後端のパイロットシンボルによるチャネル推定値を、前段ステージと後段ステージと更にその後段のステージとのそれぞれの干渉キャンセラ・ユニットのチャネル推定回路に転送する構成を有することを特徴とする請求項1記載の干渉キャンセラ・

【請求項3】 前記干渉キャンセラ・ユニットのチャネル推定回路に於けるスロットの前端のパイロットシンボルによるチャネル推定値を、前段の総ての干渉キャンセラ・ユニットのチャネル推定回路に転送する構成としたことを特徴とする請求項1記載の干渉キャンセラ。

【請求項4】 前記縦続接続したステージの前半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定 回路に於けるスロットの前端のパイロットシンボルによるチャネル推定値を、前段の総ての干渉キャンセラ・ユニットのチャネル推定回路に転送し、後半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定回路に於ける少なくとも前記パイロットシンボルによるチャネル推定値を、他のステージの干渉キャンセラ・ユニットのチャネル推定回路に転送する構成としたことを特徴とする請求項1記載の干渉キャンセラ。

【請求項5】 一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム 構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる 干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに 於けるチャネル推定方法に於いて、

前記ステージに於ける前記スロットの前端のパイロットシンボルによるチャネル推定値と、前段ステージに於ける前記スロットの後端のパイロットシンボルによるチャネル推定値とを用いて、平均処理又は内挿補間処理により当該スロットのチャネル推定を行う過程を含むことを

特徴とするチャネル推定方法。

【請求項 6·】 一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於けるチャネル推定方法に於いて、

前記ステージに於ける前記スロットの前端のパイロットシンボルによるチャネル推定値と、2ステージ前段のステージに於ける前記スロットの後端のパイロットシンボルによるチャネル推定値とを用いて、前記スロットの前半に於けるチャネル推定を行い、前段ステージに於ける前記スロット後端のパイロットシンボルによるチャネル推定値と、後段ステージに於ける前記スロットの前端のパイロットシンボルによるチャネル推定値とを用いて、前記パイロットの後半に於けるチャネル推定を行う過程を含むことを特徴とするチャネル推定方法。

【請求項7】 一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於けるチャネル推定方法に於いて、

前記ステージに於ける前記スロットの情報シンボルのシンボル対応に、後段の各ステージに於ける前記スロットの前端のパイロットシンボルによるチャネル推定値を用いてチャネル推定を行う過程を含むことを特徴とするチャネル推定方法。

【請求項8】 一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム 構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる 干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに 於けるチャネル推定方法に於いて、

前記縦続接続したステージの前半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定回路に於ける前記スロットの前端のパイロットシンボルによるチャネル推定値を、前段の総ての干渉キャンセラ・ユニットの情報シンボルがでにチャネル推定を行い、後半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定をお前記パイロットシンボルによるチャネル推定値と、前記スロットのチャネル推定値を、他のステージの干渉キャンセラ・コニットのチャネル推定値を、他のステージの干渉キャンセラ・カーがである。 端のパイロットシンボルによるチャネル推定値と、前記スロットの後端のパイロットシンボルによるチャネル推定値とを用いて当該スロットのチャネル推定値とを用いて当該スロットのチャネル推定値とを用いて当該スロットのチャネル推定値とを用いて当該スロットのチャネル推定値とを用いて当該スロットのチャネル推定値とを見いて当りではないます。 ャネル推定を行う過程を含むことを特徴とするチャネル 推定方法。

【請求項9】 一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム 構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる 干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに 於けるチャネル推定方法に於いて、前記パイロットシンボルによるチャネル推定と共に、前記パイロットシンボルに挟まれ且つ仮判定された情報シンボルを用いてチャネル推定を行う過程を含むことを特徴とする請求項5乃至8の何れか1項記載のチャネル推定方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CDMA通信方式に於けるマルチステージ型の干渉キャンセラ及びチャネル推定方法に関する。CDMA通信方式に於いて、信号電力対干渉電力比(SIR)を向上させる為に干渉キャンセラが用いられている。この場合、一定長の情報シンボルの前後にパイロットシンボルを付加してスロットとし、このスロットの複数個によりフレームを構成し、パイロットシンボルによりチャネル推定を行って、情報シンボルについての干渉を除去する方式が知られており、マルチステージ型の干渉キャンセラに於ける遅延を低減することが要望されている。

[0002]

【従来の技術】図12は従来例のマルチステージ型の干渉キャンセラの説明図であり、71はステージ毎のユーザ対応の干渉キャンセラ・ユニット(干渉レブリカ生成ユニット)IC $U_{1,1}\sim$ IС $U_{2,k}$,IC $U_{2,1}\sim$ IС $U_{2,k}$,・・・、72は合成部、73は最終ステージのユーザ対応の受信処理部RE $C_1\sim$ RE C_k 、74は遅延回路DLを示す。

【0003】干渉キャンセラに入力される受信信号は、上方に示すように、一定長の情報シンボルの前後に既知のデータパターンのパイロットシンボルを付加してスロットとし、この複数個のスロットによりフレームを構成したもので、第1ステージの干渉キャンセラ・ユニット71($ICU_{I,I} \sim ICU_{I,k}$)と遅延回路74とに入力される。各ステージの遅延回路74は、各ステージに於ける処理時間を補償する為のものである。

【0004】 この第1ステージの干渉キャンセラ・ユニット 71 ($ICU_{1,1} \sim ICU_{1,k}$) から干渉レブリカ (干渉残差推定信号) d とシンボルレブリカ s とが出力され、各干渉キャンセラ・ユニット 71 からの干渉レブリカ d と、遅延回路 74 を介した受信信号とが合成部 72 に入力され、干渉レブリカ d が合成されて受信信号から差し引くことにより、誤差信号 e が出力される。

【0005】第2ステージでは、合成部72からの誤差

【0006】各ステージに於いて前述の動作が繰り返されて、誤差信号 e は零に近づき、干渉が除去されたシンボルレプリカ s が得られ、最終ステージの受信処理部 7 3($REC_1 \sim REC_8$)に誤差信号 e とシンボルレプリカ s とが入力され、RAKE 受信処理が行われて、ユーザシンボルが出力される。

【0007】図13は従来例の干渉キャンセラ・ユニットの説明図であり、図12の各干渉キャンセラ・ユニット(干渉レブリカ生成ユニット)71の要部を示し、レイク(RAKE)合成に於ける3フィンガー構成の場合を示す。同図に於いて、81は逆拡散処理部、82は合成部(Σ)、83は判定部、84は拡散処理部、85は合成部(Σ)、86は逆拡散器、87は加算器、88は乗算器、89はチャネル推定回路、90は乗算器、91は加算器、92は再拡散器を示す。

【0008】前段の誤差信号 e (第1ステージの場合は受信信号)と、前段のシンボルレブリカ信号 s (第1ステージの場合は零)とが、受信信号の遅延プロファイル対応(遅延波のパス対応)の逆拡散処理部81に入力され、逆拡散器86に於いて拡散コードによって逆拡散復調される。この場合の受信信号は拡散コードと同期がとれた状態で干渉キャンセラに入力される。

【0009】逆拡散復調された信号と前段のシンボルレプリカ信号(第1ステージでは零)と加算器87により加算され、第iパスの受信シンボルベクトル R_i が生成され、この第iパスの受信シンボルベクトル R_i は、チャネル推定回路89に入力され、このチャネル推定回路89から第iパスのチャネル(フェージングベクトル)の推定値(推定チャネルベクトル) ξ_i が出力される。

【0010】又乗算器88には、受信シンボルベクトル R_i と、チャネル推定値 ξ_i の複素共役 ξ_i *とが入力されて乗算され、チャネル推定値の振幅に比例した重み付けと位相補償とが行われた信号が出力され、合成部82に於いて最大比合成が行われ、合成受信シンボルベクトル ΣR_i ξ_i *が出力される。

【0011】判定部83は、合成受信シンボルベクトル Σ R_i ε_i ・に対して仮判定を行うものであり、干渉キャンセラの最終段からの誤差信号とシンボルレブリカ信号とを入力する受信処理部に於いてユーザシンボルの確定を行うことになる。各ステージに於ける判定部83に於いては、合成受信シンボルベクトル Σ R_i ε_i ・の仮

判定により推定情報シンボルベクトル Z, を出力するもので、遅延波のパス対応の拡散処理部 8 4 の乗算器 9 0 に入力される。そして、推定情報シンボルベクトル Z, に対してチャネル推定値 ξ_i が乗算されて各パスのシンボルレプリカ信号 s が生成され、次段へ出力される。

【0012】又各パスのシンボルレブリカ信号 s から前段のシンボルレブリカ信号 s を加算器 9 1 に於いて差し引き、その加算器 9 1 の出力信号に対して再拡散器 9 2 に於いて拡散コードで拡散し、各パスの拡散出力信号を合成部 8 5 により合成して干渉レブリカ信号 d を出力することになる。

【0013】前述のチャネル推定回路89に於けるチャネル推定処理は、スロットの前後の既知のパイロットシンボルを用いて行い、それによるチャネル推定値の内挿補間或いは平均値算出により、パイロットシンボルに挟まれた1スロット分のチャネル推定値とする手段が、移動通信システム等に於ける高速変動フェージング環境に於いて有効とされている。

[0014]

【発明が解決しようとする課題】従来例のマルチステージ型の干渉キャンセラに於いては、各ステージ毎に、スロットの前後のパイロットシンボルを用いてチャネル推定を行うことにより、スロットの後端のパイロットシンボルを受信するまでの時間と、チャネル推定を行ってスロットについての干渉除去処理を行う時間とを必要とすることから、1ステージに於ける処理に、2スロット長の時間を要することになる。

【0015】又充分な干渉除去特性を得る為には、少なくとも3乃至4ステージを必要とし、前述のように、各ステージ毎に2スロット長の処理時間を要することにより、6乃至8スロット長の遅延時間となる。又干渉除去特性を更に向上させる為にステージ数を増加すると、更に遅延時間が長くなる問題がある。

【0016】そこで、スロットの前端のパイロットシンボルのみを用いてチャネル推定を行い、その結果を用いてスロットの干渉除去処理を行うことにより、遅延時間を短縮することが考えられる。しかし、高速変動フェージング環境に於いては、チャネル推定精度が低下し、それによって干渉除去特性が著しく劣化する問題があり、干渉キャンセラとしての効果が殆ど得られない場合が生じる。本発明は、チャネル推定精度の低下を少なくして、遅延時間の短縮を図ることを目的とする。

[0017]

【課題を解決するための手段】本発明の干渉キャンセラは、(1)一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて、情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニット1を含むステージを縦続接続したマルチステージ型の干渉キャンセラに於い

て、干渉キャンセラ・ユニット1のチャネル推定回路に 於ける少なくともパイロットシンボルによるチャネル推 定値を、他のステージの干渉キャンセラ・ユニットのチャネル推定回路に転送する構成を有するものである。即 ち、各ステージ間の遅延時間を従来例の半分の1スロット 長とすると、スロットの前端のパイロットシンボル るチャネル推定と、前段ステージに於けるスロットの 端のパイロットシンボルによるチャネル推定との処理時間が重なることになるから、この前段ステージに於ける チャネル推定値を利用することにより、情報シンボルの 前後のパイロットシンボルによるチャネル推定値を利用 した場合と等価となり、且つステージ間の遅延時間を短 縮することができる。

【0018】又(2)干渉キャンセラ・ユニット1のチャネル推定回路に於けるスロットの前端のパイロットシンボルによるチャネル推定値を、前段ステージと後段ステージとのそれぞれの干渉キャンセラ・ユニット1のチャネル推定回路に転送し、スロットの後端のパイロットシンボルによるチャネル推定値を、前段ステージと後段ステージと更にその後段のステージとのそれぞれの干渉キャンセラ・ユニットのチャネル推定回路に転送する構成とすることができる。この場合は、ステージ間の遅延時間を1/2スロット長とすることができる。

【0019】又(3)干渉キャンセラ・ユニット1のチャネル推定回路に於けるスロットの前端のパイロットシンボルによるチャネル推定値を、前段の総ての干渉キャンセラ・ユニットのチャネル推定回路に転送する構成とすることができる。この場合は、ステージ間の遅延時間を1シンボル長とすることができる。

【0020】又(4) 縦続接続したステージの前半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定回路に於けるスロットの前端のパイロットシンボルによるチャネル推定値を、前段の総ての干渉キャンセラ・ユニットのチャネル推定回路に転送し、後半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定回路に転送するボイロットシンボルによるチャネル推定値を、他のステージの干渉キャンセラ・とができる。この場合、マルチステージ型の干渉キャンセラのトできる。この場合、マルチステージ型の干渉キャンセラのよどができる。と体としての遅延時間を1シンボル長ととし、全体としての遅延時間を短縮すると共にチャネル推定精度を向上することができる。

【0021】又本発明のチャネル推定方法は、(5)一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於けるチャネル推

定方法に於いて、前記ステージに於ける前記スロットの前端のパイロットシンボルによるチャネル推定値と、前段ステージに於けるスロットの後端のパイロットシンボルによるチャネル推定値とを用いて、平均処理又は内挿補間処理により当該スロットのチャネル推定を行う過程を含むものである。この場合、ステージ間の遅延時間を1スロット長とすることができる。

【0022】又(6)一定長の情報シンボルの前後にパ イロットシンボルを付加した複数のスロットからなるフ レーム構成の受信信号を入力し、前記パイロットシンボ ルによるチャネル推定値を用いて前記情報シンボルに含 まれる干渉を除去する干渉キャンセラ・ユニットを含む ステージを縦続接続したマルチステージ型の干渉キャン セラに於けるチャネル推定方法に於いて、前記ステージ に於ける前記スロットの前端のパイロットシンボルによ るチャネル推定値と、このステージに対して2ステージ 前段のステージに於ける前記スロットの後端のパイロッ トシンボルによるチャネル推定値とを用いて、前記スロ ットの前半に於けるチャネル推定を行い、このステージ に対する前段ステージに於ける前記スロット後端のパイ ロットシンボルによるチャネル推定値と、このステージ に対する後段ステージに於ける前記スロットの前端のパ イロットシンボルによるチャネル推定値とを用いて、前 記パイロットの後半に於けるチャネル推定を行う過程を 含むものである。この場合、ステージ間の遅延時間を1 /2スロット長とすることができる。

【0023】又(7)一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於けるチャネル推定方法に於いて、前記ステージに於ける前記スロットの情報シンボルのシンボル対応に、後段の各ステージに於ける前記スロットの前端のパイロットシンボルによるチャネル推定値を用いてチャネル推定を行う過程を含むものである。この場合、ステージ間の遅延時間を1シンボル長とすることができる。

【0024】又(8)一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於けるチャネル推定方法に於いて、縦続接続したステージの前半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定回路に於ける前記スロットの前端のパイロットシンボルによるチャネル推定値を、前段の総ての干渉キャンセラ・ユニットのチャネル推定回路に転送することにより、前段ステージ側に於いてスロット

の情報シンボルのシンボル対応にチャネル推定を行い、 後半の各ステージの前記干渉キャンセラ・ユニットのチャネル推定回路に於ける少なくとも前記パイロットシンボルによるチャネル推定値を、他のステージの干渉キャンセラ・ユニットのチャネル推定回路に転送して、前記スロットの前端のパイロットシンボルによるチャネル推定値とを用いてよるチャネル推定値とを用いてよるチャネル推定を行う過程を含むものである。 スロットのチャネル推定を行う過程を含むものである。 スロットのチャネル推定を行う過程を含むものである。 スロットのチャネル推定を行う過程を含むものである。 スロットのチャネル推定を行う過程を含むものである。 の遅延時間を1シンボル長とし、後半のステージ間の遅延時間を1スロット長とすることができる。

【0025】又(9)一定長の情報シンボルの前後にパイロットシンボルを付加した複数のスロットからなるフレーム構成の受信信号を入力し、前記パイロットシンボルによるチャネル推定値を用いて前記情報シンボルに含まれる干渉を除去する干渉キャンセラ・ユニットを含むステージを縦続接続したマルチステージ型の干渉キャンセラに於けるチャネル推定方法に於いて、前記パイロットシンボルによるチャネル推定と共に、前記パイロットシンボルに挟まれ且つ仮判定された情報シンボルを用いてチャネル推定を行う過程を含むことができる。

[0026]

【発明の実施の形態】図 1 は本発明の第 1 の実施の形態の説明図であり、1 はステージ毎のユーザ対応の干渉キャンセラ・ユニット(干渉レプリカ生成ユニット) I C U $_{1.1}\sim I$ C U $_{1.k}$, I C U $_{2.k}$, · ·

・、2は合成部、3は最終ステージのユーザ対応の受信 処理部REC₁ ~REC_k、4は遅延回路DLを示す。

【0027】一定長の情報シンボルの前後にパイロットシンボルを付加したスロットによりフレームが構成された受信信号が、第1ステージの干渉キャンセラ・ユニット1($ICU_{1,k}$)と遅延回路4とに入力される。各ステージの遅延回路4は、各ステージに於ける処理時間を補償する為のものであり、処理時間が1スロット長に相当する場合は、遅延回路4の遅延時間を1スロット長となるように選定する。又或るステージの干渉キャンセラ・ユニット1に於けるチャネル推定値をを、他のステージの干渉キャンセラ・ユニットに於いて利用できるように構成している。

【0028】受信信号が入力される第1ステージの干渉キャンセラ・ユニット1($ICU_{I,i} \sim ICU_{I,k}$)から干渉レブリカ dとシンボルレプリカ sとが出力され、各干渉キャンセラ・ユニット1からの干渉レブリカ dと、遅延回路4を介した受信信号とが合成部2に入力され、受信信号から、合成された干渉レブリカ dを差し引くことにより、誤差信号eが出力される。

【0029】第2ステージでは、合成部2からの誤差信号 e と、第1ステージの干渉キャンセラ・ユニット1 ($ICU_{L1} \sim ICU_{Lk}$) からのシンボルレブリカ s

とがユーザ対応の干渉キャンセラ・ユニット1(ICU $_{2,1}\sim$ ICU $_{2,k}$)に入力され、各干渉キャンセラ・ユニット1(ICU $_{2,1}\sim$ ICU $_{2,k}$)から干渉レブリカ dとシンボルレプリカ s とが出力され、干渉レブリカ d は合成されて、遅延回路 $_4$ を介した誤差信号 $_8$ から 引くことにより、次のステージに加える誤差信号 $_8$ が出力される。

【0030】各ステージが縦続接続されて干渉キャンセラが構成され、各ステージに於いて前述の動作が繰り返されて、誤差信号 e は零に近づき、干渉が除去されたシンボルレブリカ s が得られ、最終ステージの受信処理部 3 ($REC_1 \sim REC_k$) に誤差信号 e とシンボルレブリカ s とが入力され、RAKE 受信処理が行われて、ユーザシンボルが出力される。

【0031】図2は本発明の第1の実施の形態の干渉キャンセラ・ユニットの説明図であり、図1の各干渉キャンセラ・ユニット(干渉レブリカ生成ユニット)1の要部を示し、前述の従来例の場合と同様に、レイク(RAKE)合成に於ける3フィンガー構成の場合を示す。同図に於いて、11は逆拡散処理部、12は第1の合成部(Σ)、13は判定部、14は拡散処理部、15は第2の合成部(Σ)、16は逆拡散器、17は加算器、18は乗算器、19はチャネル推定回路、20は乗算器、21は加算器、22は再拡散器を示す。

【0032】前段の誤差信号 e (第1ステージの場合は受信信号)と、前段のシンボルレブリカ信号 s (第1ステージの場合は零)とが、受信信号の遅延プロファイル対応(遅延波のパス対応)の逆拡散処理部11に入力され、逆拡散器16に於いて拡散コードによって逆拡散復調される。この場合の受信信号は拡散コードと同期がとれた状態で干渉キャンセラに入力される。

【0033】逆拡散復調された信号と前段のシンボルレプリカ信号(第1ステージでは零)と加算器17により加算され、第iパスの受信シンボルベクトル R_i が生成され、この第iパスの受信シンボルベクトル R_i は、チャネル推定回路19に入力され、各スロットの前後端に付加されたパイロットシンボルを用いて第iパスのチャネル(フェージングベクトル)の推定値 e_i が出力される。このチャネル推定値 e_i は、他のステージのユーザ対応の干渉キャンセラ・ユニットに転送され、そのステージに於けるチャネル推定値 e_i として利用することにより、処理時間の短縮を図るものである。

【0034】又乗算器18には、受信シンボルベクトル R_i と、チャネル推定値 ϵ_i の複素共役 ϵ_i *とが入力されて乗算され、チャネル推定値の振幅に比例した重み付けと位相補償とが行われた信号が出力され、第1の合成部12に於いて最大比合成が行われ、合成受信シンボルベクトル ΣR_i ϵ_i *が出力される。

【0035】判定部13は、合成受信シンボルベクトル $\Sigma R_i \xi_i$ ・に対して仮判定を行うものであり、干渉キ

ャンセラの最終段からの誤差信号とシンボルレブリカ信号とを入力する受信処理部に於いてユーザシンボルの確定を行うことになる。各ステージに於ける判定部13に於いては、合成受信シンボルベクトル Σ R_i ξ_i *の仮判定により推定情報シンボルベクトル Σ R_iを出力するもので、遅延波のパス対応の拡散処理部14の乗算器20に入力される。そして、推定情報シンボルベクトル Σ Cに対してチャネル推定値 ξ_i が乗算されて各パスのシンボルレプリカ信号 S が生成され、次段へ出力される。

【0036】又各パスのシンボルレブリカ信号 s から前段のシンボルレブリカ信号 s を加算器 21に於いて差し引き、その加算器 21の出力信号に対して再拡散器 22に於いて拡散コードで拡散し、各パスの拡散出力信号を第2の合成部15により合成して干渉レプリカ信号 d を出力することになる。

【0037】図3は本発明の第1の実施の形態の動作説明図であり、マルチステージ型の干渉キャンセラのN-1ステージと次のNステージとに於けるスロットA, B, \cdots を示すもので、各スロットA, B, \cdots は、それぞれ情報シンボルの前後にパイロットシンボルが付加されており、N-1ステージから次のNステージに転送される。

【0038】その場合、N-1ステージでは、スロット Aの前端のパイロットシンボルによるチャネル推定値 ϵ a_{N-1} と、スロットAの後端のパイロットシンボルによるチャネル推定値 ϵ b_{N-2} との平均或いは内挿補間等により、スロットAのチャネル推定を行って、スロットAの干渉除去処理を行うものである。なお、N-1ステージに於けるスロットAの後端のパイロットシンボルによるチャネル推定値を求める時間と、次のNステージに於けるスロットAの前端のパイロットシンボルによるチャネル推定値を求める時間とが丁度等しくなる場合を示す。

【0039】従って、Nステージに於いてスロットAを処理する際には、このNステージで推定したスロットAの前端のパイロットシンボルによるチャネル推定値 ϵ a、と、Nステージに対して前段ステージのN-1ステージで推定したスロットAの後端のパイロットシンボルによるチャネル推定値 ϵ b_{x-1}とを利用することにより、Nステージに於いては、スロットAの後端のパイロットシンボルが転送されるまで待つことなくスロットAに対する干渉除去の処理を行うことができる。即ち、ステージ間の遅延時間を1スロット長とすることができる。

【0040】図4は本発明の第1の実施の形態の要部フローチャートであり、N-1ステージに於いて、前述のように、スロットAの前端のパイロットシンボルによるチャネル推定値 ξ a_{N-1} を求め、このチャネル推定値 ξ a_{N-1} と、このステージに対して前段のN-2ステージに於けるスロットAの後端のパイロットシンボルによるチャネル推定値 ξ b_{N-2} とを用いてスロットAを処理

し、次にスロットBの前端のパイロットシンボルによるチャネル推定値を b_{N-1} を求め、このチャネル推定値を b_{N-1} を、このN-1ステージに対して後段のNステージに転送する。即ち、N-1ステージの干渉キャンセラ・ユニットの図2に示すチャネル推定回路19によって推定したチャネル推定値を b_{N-1} を、N-1ステージに対して後段のNステージの干渉キャンセラ・ユニットの図2に示すチャネル推定回路19に転送する。

【0042】又Nステージに於いても同様に、前段のN-1ステージから転送されたスロットAの前端のパイロットシンボルによるチャネル推定値 ξ a_Nを求め、このチャネル推定値 ξ b_{N-1}(チャネル推定回路19間で転送したチャネル推定値)とを用いてスロットAの処理を行い、次にスロットBの前端のパイロットシンボルによるチャネル推定値 ξ b_Nを求め、このチャネル推定値 ξ b_Nと、N-1ステージに於けるチャネル推定値 ξ c_{N-1}とを用いて、スロットBの処理を行うことになる。

【0043】従って、各ステージに於いては、1スロット分の処理時間で済むことになる。それにより、3乃至4ステージの干渉キャンセラに於ける遅延時間は、3乃至4スロット長の時間となり、従来例の約半分の遅延時間となる。なお、スロットの前後のパイロットシンボルによるチャネル推定値について、一般的には、チャネル変動が小さい場合は平均処理し、反対にチャネル変動が大きい場合は内挿補間処理することにより、全体としてのチャネル推定精度が良くなる。

【0044】又マルチステージ型の干渉キャンセラに於いて、第1ステージに於いては、それより前のステージがないから、スロットの前端のパイロットシンボルによるチャネル推定値のみを利用して、そのスロットの処理を行い、遅延時間の増加が生じないようにすることができる。

【0045】図5は本発明の第1の実施の形態の誤り率特性曲線図であり、縦軸は誤り率、横軸はS/Nを示し、4ステージ構成により3回の干渉除去処理を行った場合に於ける誤り率特性のシミュレーション結果を示

す。又実線曲線(a 1)は本発明の第1の実施の形態の場合の誤り率特性を示し、点線曲線(b 1)は従来例の誤り率特性を示し、又実線曲線(c 1)は干渉キャンセラ無しの場合の誤り率特性を示す。即ち、本発明の第1の実施の形態によると、1ステージ当たり1スロット長の遅延時間となり、従来例に比較して遅延時間を半分に短縮することができると共に、それによる誤り率特性の劣化は、実線曲線(a 1)と点線曲線(b 1)とに示すように、従来例に比較して無視できる程度のものとなる。

【0046】図6は本発明の第2の実施の形態の動作説明図であり、この実施の形態は、マルチステージ型の干渉キャンセラに於けるN-2~N+1ステージについて示し、N-2ステージに於いて、例えば、スロットAの後端のパイロットシンボルによるチャネル推定の時間と、Nステージに於けるスロットAの前端のパイロットシンボルによるチャネル推定の時間とが丁度等しくなる場合を示す。

【0048】又Nステージに於ける次のスロットBの処理は、このNステージに於けるスロットBの前端のパイロットシンボルによるチャネル推定値 ξ b_N と、2ステージ前段のN-2ステージに於けるスロットBの後端のパイロットシンボルによるチャネル推定値 ξ c_{N-2} とを用いて、そのスロットBの前半を処理し、1ステージに於けるスロットBの後端のパイロットシンボルによるチャネル推定値 ξ c c c c と、1ステージ後段のN+1ステージに於けるスロットBの前端のパイロットシンボルによるチャネル推定値 ξ b c c c l に各ステージに於いて、各スロットの前半と後半との処理を行うもので、ステージ間の遅延は1/2スロット長となり、従来例に比較して遅延時間を1/4にすることができる。

【0049】図7は本発明の第2の実施の形態の要部フローチャートであり、図6に示すN-2, N-1, N+1ステージに於けるスロットAの処理を示し、例えば、N-2ステージに於けるスロットAの後端のパイロ

ットシンボルによるチャネル推定値 ξ b_{N-2} を、N-2 ステージの干渉キャンセラ・ユニットのチャネル推定回路 19(図 2 参照)から、1 ステージ前段のN-3 ステージ、1 ステージ後段のN-1 ステージ及び 2 ステージ後段のNステージのそれぞれの干渉キャンセラ・ユニットのチャネル推定回路に転送する。

【0050】又N-1ステージに於けるスロットAの前端のパイロットシンボルによるチャネル推定値 ξ a $_{N-1}$ を、1ステージ前段のN-2ステージ、1ステージ後段のNステージ及び2ステージ後段のN+1ステージのチャネル推定回路に転送する。又N-1ステージに於けるスロットAの後端のパイロットシンボルによるチャネル推定値 ξ b $_{N-1}$ を、N-1ステージの干渉キャンセラ・ユニットのチャネル推定回路から、1ステージ前段のN-2ステージ、1ステージ後段のNステージ及び2ステージ後段のN+1ステージのそれぞれの干渉キャンセラ・ユニットのチャネル推定回路に転送する。

【0051】それにより、例えば、Nステージに於けるスロットAの前半を、チャネル推定値 ξ a_N と、2ステージ前段のN-2ステージからのチャネル推定値 ξ b_{N-2} とを用いて処理し、スロットAの後半を、1ステージ後段のN+1ステージからのチャネル推定値 ξ a_{N+1} と、1ステージ前段のN-1ステージからのチャネル推定値 ξ b_{N-1} とを用いて処理する。

【0052】この場合、スロットの前半と後半とに於けるチャネル推定値が異なることになるが、ステージの後段側に於けるチャネル推定値の精度が良くなることから、遅延時間の短縮に伴うチャネル推定精度の劣化を最小限に抑えることができる。

【0053】即ち、図8に示す誤り率特性曲線図に於いて、点線曲線(b2)と実線曲線(c2)とは、図5に示す場合と同様の従来例及び干渉キャンセラなしの場合の誤り率特性を示し、実線曲線(a2)は前述の第2の実施の形態の誤り率特性のシミュレーション結果を示す。この実線曲線(a2)と点線曲線(b2)とを比較すれば明らかなように、誤り率特性の劣化は僅かであり、各ステージ間の遅延時間の短縮を図ることができる。

【0054】又この実施の形態に於いて、第1ステージに於いては全スロットについて、又第2ステージに於いてはスロットの前半について、それぞれスロットの後端のパイロットシンボルによるチャネル推定値を利用できないので、スロットの前端のパイロットシンボルによるチャネル推定値のみを利用することになる。

【0055】図9は本発明の第3の実施の形態の動作説明図であり、各ステージ間の遅延を1シンボル長とした場合を示し、例えば、スロットAについて、Nステージに於いては、前端のパイロットシンボルによるチャネル推定値 ξ a $_x$ を用いて、情報シンボルの第1データシンボルを処理し、次のN+1ステージに於けるスロットA

の前端のパイロットシンボルによるチャネル推定値 ϵ a ϵ を用いて、情報シンボルの第 2 データシンボルを処理し、次のN+2 ステージに於けるスロット A の前端のパイロットシンボルによるチャネル推定値 ϵ a ϵ を用いて、情報シンボルの第 ϵ データシンボルを処理することを順次行う。

【0056】従って、後段のステージからのチャネル推定値を用いて情報シンボルの各データシンボルを処理することになり、ステージ間の遅延を1シンボル長とすることができる。その場合に、スロットの情報シンボルは、順次後段のステージに於ける推定精度の高いチャネル推定値を用いて処理することにより、処理遅延の短縮を図ると共に、チャネル推定精度の劣化を抑えることができる。

【0057】図10は本発明の第4の実施の形態の動作説明図であり、N-1ステージとNステージとの間は、図9に示す実施の形態のようにステージ間の遅延を1シンボル長とし、NステージとN+1ステージとの間は、図3に示す実施の形態のようにステージ間の遅延を1スロット長とした場合を示す。

【0058】即ち、マルチステージ型の干渉キャンセラに於いて、縦続接続されたステージを前半と後半とに分け、受信信号の入力側の前半のステージでは、情報シンボルの各データシンボルと、後段ステージとを対応つけて、各ステージに於けるチャネル推定値を利用して各スロットのデータシンボルについて処理し、後半のステージでは、例えば、N+1ステージに於いて、スロットAの前端のパイロットシンボルによるチャネル推定値をandによるチャネル推定値をもの後端のパイロットシンボルによるチャネル推定値をも、と、1ステージ前段のNステージに於けるスロットAの後端のパイロットシンボルによるチャネル推定値をものである。

【0059】この実施の形態によれば、前半のステージ数を選択することにより、処理遅延とチャネル推定精度とのバランスを自由に調整することができ、高速変動フェージング環境に対しても適用可能となる。又送信電力制御用のSIR(信号電力対干渉電力比)測定に於けるように、極力小さい遅延時間で測定したい場合は、ステージ間の遅延時間が1シンボル長の数ステージにより処理されたデータを用いることにより、或る程度の干渉が除去された数シンボル長の遅延後のデータを得ることができるから、これにより所望のSIRを少ない遅延で測定することができる。又その場合に、後半のステージに於いて所望の精度のチャネル推定により干渉を除去することができる。

【0060】図11は本発明の第5の実施の形態の動作説明図であり、情報シンボルも用いてチャネル推定精度を向上する場合を示し、例えば、Nステージに於いて、スロットBの処理を行う時に、Nステージで仮判定されたスロットAの情報シンボルを用いたチャネル推定値 n

 b_x と、スロットBの前端のパイロットシンボルによるチャネル推定値 ξ b_x と、1 ステージ前段のN -1 ステージで仮判定されたスロットBの情報シンボルを用いたチャネル推定値 η c_{x-1} と、そのスロットBの後端のパイロットシンボルによるチャネル推定値 ξ c_{x-1} とを利用する。

【0061】各ステージに於ける各スロットの処理に於いても同様に情報シンボルを用いたチャネル推定値を利用するものであり、ステージ間の遅延は1スロット長となり、従来例に比較して処理遅延を半分としても、チャネル推定精度を向上することができる。

[0062]

【発明の効果】以上説明したように、本発明は、情報シンボルの前後に付加されたパイロットシンボルによるチャネル推定値を用いるマルチステージ型の干渉キャンセラに於いて、各ステージに於けるチャネル推定値を他のステージに転送して利用するものであり、或るステージに於けるスロットの前端のパイロットシンボルによるチャネル推定値と、それより前段のステージに於けるこのスロットの後端のパイロットシンボルによるチャネル推定値とを用いることにより、このステージに於いては、このスロットの後端のパイロットシンボルが転送される前に、このスロットのチャネル推定により干渉除去処理を行うことができる。この場合は、ステージ間の遅延時間とすることができ、従来例に比較して半分の遅延時間とすることができる利点がある。

【0063】又スロットの前端のパイロットシンボルによるチャネル推定値と、2ステージ前段のステージに於けるスロットの後端のパイロットシンボルによるチャネル推定値とを用いてスロットの前半を処理し、1ステージ前段のステージに於けるスロットの後端のパイロットシンボルによるチャネル推定値と、1ステージ後段のステージに於けるスロットの前端のパイロットシンボルによるチャネル推定値とを用いてスロットの後半を処理することにより、ステージ間の遅延時間を1/2スロット長に短縮することができる。

【0064】又各ステージ間の遅延時間を1シンボル長とし、各ステージに於けるチャネル推定値を前段側のステージに転送することにより、情報シンボルの各1シンボル毎にチャネル推定処理を行うことが可能となる。この場合、遅延時間を大幅に短縮することができると共に、後段側のステージに於ける精度が高いチャネル推定

値を利用することができるから、全体としてのチャネル 推定精度の劣化を抑えることができる。

【0065】又前述の手段の組合せにより、所望の遅延時間とチャネル推定精度とを得るように構成するとが容易であり、フェージング環境等に容易に対応できる構成を提供することができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施の形態の説明図である。
- 【図2】本発明の第1の実施の形態の干渉キャンセラ・ ユニットの説明図である。
- 【図3】本発明の第1の実施の形態の動作説明図である。
- 【図4】本発明の第1の実施の形態の要部フローチャートである。
- 【図5】本発明の第1の実施の形態の誤り率特性曲線図である。
- 【図6】本発明の第2の実施の形態の動作説明図である。
- 【図7】本発明の第2の実施の形態の要部フローチャートである。
- 【図8】本発明の第2の実施の形態の誤り率特性曲線図である。
- 【図9】 本発明の第3の実施の形態の動作説明図である
- 【図10】本発明の第4の実施の形態の動作説明図である。
- 【図11】本発明の第5の実施の形態の動作説明図である。
- 【図12】従来例のマルチステージ型干渉キャンセラの 説明図である。
- 【図13】従来例の干渉キャンセラ・ユニットの説明図である。


【符号の説明】


- 1($ICU_{1,1} \sim ICU_{1,k}$ 、 $ICU_{2,1} \sim IC$ $U_{2,k}$) 干渉キャンセラ・ユニット
- 2 合成部
- 3 受信部 (REC₁ ∼REC_k)
- 4 遅延回路(DL)
- d 干渉レプリカ
- s シンボルレプリカ
- ξ チャネル推定値

【図1】


【図2】

【図3】






本発明の第1の実施の形態の干渉 キャンセラ・ユニットの説明図



本発明の第1の実施の形態の動作説明図





[図4]

【図5】


本発明の第1の実施の形態の要部フローチャート

本発明の第1の実施の形態の誤り率特性曲線図






【図6】




[図8]

本発明の第2の実施の形態の誤り率特性曲線図



[図7]




[図9]

[図10]


【図11】


本発明の第3の実施の形態の動作説明図 本発明の第4の実施の形態の動作説明図 本発明の第5の実施の形態の動作説明図



ジ型干渉キャンセラの説明図

従来例の干渉キャンセラ・ユニットの説明図





フロントページの続き

(72)発明者 小早川 周磁

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

· 番 (72) 発明者 戸田 健

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 筒井 正文

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内